This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-241647

(43) Date of publication of application: 06.10.1988

(51)Int.CI.

G06F 12/04 G06F 15/06

(21)Application number : 62-076605

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

30.03.1987


(72)Inventor: NAGASHIMA ICHIRO

(54) MICROPROCESSOR

(57)Abstract:

PURPOSE: To effectively access data having optional word length from an optional bit position on a memory space by providing a means for accessing a memory with the word length specified in a specified bit address value.

CONSTITUTION: According to an instruction from an operator, a data process unit 11 generates a logic bit address value (n) on the memory space, which should be accessed next, an accessing data word length (m) and a write/read selection signal (w). Among the information, the information specifying the address value (n) and the information which shows the word length (m) are respectively transmitted a memory management unit 12 through internal buses 104 and 105. And the selection signal (w) is transmitted to the unit 12 through a control signal line 106 and at the same time it is transmitted to a barrel shifter and a control unit 13. Receiving the address value (n), the word length (m) and the selection signal (w), the unit 12 accesses to the memory with the address value (n) and the word length (m).



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-241647

@Int_Cl.4

識別記号

320

庁内整理番号

④公開 昭和63年(1988)10月6日

G 06 F 12/04 15/06

A-8841-5B F-7343-5B

審査請求 有

発明の数 1 (全5頁)

砂発明の名称

マイクロプロセツサ

②特 願 昭62-76605

20出 願 昭62(1987)3月30日

砂発 明 者 長 嶋

— 鄭

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

外2名

明 柑 食

1. 発明の名称

マイクロプロセッサ

2. 特許請求の範囲

プロクラムに基づくデータ処理を実行し、次にメモリアクセスすべきアドレスをピット単位で指定する論理ピットアドレス値と、扱うデータの題長と、毎込み/読み出し選択信号とを出力すると共に、データバス語長単位のデータを入出力するデータ処理ユニットと、

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明はマイクロプロセッサに関し、特に 函像処理装置や日本語ワードプロセッサのように

- 2 -

その処理対象となるデータ長が特定されていない 装置に使用されるマイクロプロセッサに関する。

(従来の技術)

従来のマイクロプロセッサは、メモリへのデータのマッピングをそのプロセッサ固有のデータ 語及単位で行なっており、メモリアクセスは上記 固有語長で区切られたビット位資毎に行われるようになっている。

このため、従来のマイクロプロセッサでは、マイクロプロセッサ固有の額長と異なる語長のデータを扱う場合や、その固有の額長境界に跨がるデータを扱う場合には、何度もメモリアクセスを提及す必要があった。

例えば、扱うデータDの語長がマイクロプロセッサ因有の語長し以下であり、そのデータDをマイクロプロセッサの固有の語長境界を跨がない記憶はれているデータD1をメモリから読み出し、次にこのデータD1と再込むべきデータDで演绎を行なって語長しのデータD1/を生成する。そ

- 3 -

スしなければならず、マイクロプロセッサ 固有の語長と異なる語長のデータを扱う場合や、その固有の語長境界に跨がるデータを扱う場合にはほかるデータを扱うとなった点ををして、メモリアクセスの回数を減らして高速動作が可能なマイクロプロセッサを提供することを目的とする。

. [発明の構成]

(問題点を解決するための手段)

 して、このD1~をデータD1 が記憶されていた記憶場所に良込むというプロセスが必要となる。 したがって、この場合には、2度のメモリアクセスが必要となる。

(発明が解決しようとする問題点)

この発明は上記のような点に貼みなされたもので、従来のマイクロプロセッサではそのマイクロプロセッサではそのマイクロプロセッサ固有のデータ長単位でメモリアクセ

- 4 -

の物理アドレスのどちらを選択するかをデータ語 長の各ピット毎に決める物理アドレス選択情報と、 前記データの各ピットに対する超込み/読み出し 選択信号とをメモリに出力すると共に、前記デー タのシフト量を生成するメモリ管理ユニットと、 前記データシフト量、前記データ処理ユニットか らの普込み/読み出し選択信号、および前記メモ リ管理ユニットからの各ピットに対する自込み/ 読み出し選択信号を受けて、読み出し時には前記 メモリからのデータを前記シフト量だけLSB側 にローテイトしてその内容を前記データ処理ユニ ットに出力し、哲込み時にはデータ処理ユニット からのデータを前記シフト虽だけMSB側にロー ティトし、前記メモリ管理ユニットからの書込み / 読み出し選択信身が貫込みになっているビット はその内容をメモリへ出力し、前記信号が読み出 しになっているヒットはハイインピーダンスとす るパレルシフタおよび入出力コントロールユニッ トとを異僻したものである。

(作用)

(実施例)

以下、図面を参照してこの発明の実施例を説明する。

第1図にこの発明の一変統例に係わるマイクロプロセッサを示す。CPUから成るデータ処理ユニット11は、プログラムすなわちオペレータからの指示に従って、次にアクセスすべきメモリ空間上の論理ビットアドレス値の、アクセスするデータの語長m、およびB込み/読み出し選択信号W

- 7 -

扱うデータの各ビット毎に改込みを行なうか否か を決めるしピットの客込み制御データ d 2 と、さ らにデータ 菱形のためのシフト量 J が生成される。

ここで、物理アドレス値k0 は論理ビットアド レス値 n をメモリ20のデータ語長しで削った値の 競数値に相当し、 k l はその値に 1 を加えた値に 相当する。また、シフト虽」は、論理ヒットアド レス 値 η を メモリ 20の データ 額 長 し で 割っ た 値 の 余りの値であり、 書込み制御データ 0 2 は書込み **/肤み出し選択信身wが"偽"の場合はそのLピ** ット全てが O となり、wが"真"の場合は、各ビ ットが 1 である m ピットの データをシフト 量 j だ けしビットの範囲でMSBの方向へローティトし た内容となる。また、 d 1 は k o の退択を O 、 k1 の選択を1とすると、論理ピットアドレス値 N を L で 割った 値 (整数値) の 余りの 数に 対応 す るビット位置を区切り目とし、その区切り目のビ ットを含むLSB側全てのピットは1で、区切り 目のヒットを含まないMSB頗の全てのビットが 0となるデータである。

を生成する。ここで、論理ピットアドレス値 n は、メモリ空間をピット単位に分割し、その 1 つをメモリアクセスのための先頭アドレスとして相定するアドレス値である。

これらの情報のうち、論理ピットアトレス値 n を指定する情報およびデータ語長 m を示す情報は、それぞれ内部パス104 および内部パス105 を介してメモリ管理ユニット 12に送られる。 書込み / 統み出し選択信号wは、制御信号線 106 を介してメモリ管理ユニット 12に送られると共に、 制御信号線 107 を介してパレルシフタおよびコントロールユニット 13に送られる。

メモリ管理ユニット12では、上記論理ビットトアドレス値 n およびデータ語 長 m の情報と、 智込 で 登込 は で 次 み 出 し 道沢信号 w と を 受け て 、 し ビット 語 長 の メモリ 空間を 有 す る 外 郎 メ モ リ 20 に 対 す る 以 下 説 明 す る よ う な 2 つ の 物 理 ア ド レ ス 値 k 0 . k 1 を 生 成 す る と 共 に 、 こ れ ら の 物 理 ア ド レ ス k 0 . k 1 の ど 5 ら を 選 択 す る か を 各 ビット 毎 に 決 め る し ビット の 物 理 ア ド レ ス 選 択 デ ー タ d 1 と 、

-8-

例えば、論理ピットアドレス値 n - 1 5 、 メモリ20の額長し~ 8 、

データ語長mm4、

とすると、第1の物理アドレス値 k o = 1、第2の物理アドレス値 k 1 = 2、シフト量 j = 7となり、またデータ d 1 は、

d1 = 11111110 $\vec{\tau} - 9d2 tt$

d 2 = 1 1 1 0 0 0 0 1 දක්ක.

これらの頃報の内、物理アドレス k o 、 k 1 はアドレスパス 108 、 109 を介してそれぞれ外部メモリ 20へ送られ、ピット 毎の 魯込み制 仰データ d 2 は制御パス 110 を介して外部メモリ 20とパレルシフタおよび入出力コントロールユニット 13に送られ、物理アドレス選択データ d 1 は、制御パス 111 を介して外部メモリ 20に送られる。また、シフト 量 j は、内部パス 112 を介して パレルシフタおよび入出力コントロールユニット 13に送られ

パレルシフタ 13では、上記的込み / 読みと記り、はの母w、ピット町の書込み刻物データ d 2 おけてシフト 最 j を受けて、wが『耳"の場合11からのボス 113 を介してテータ処理ユニット 11からした カウ で A とり 11から ータ d 2 の内 " 偽 "の所に対応するピットのデータ d 2 の内 " 偽 "の所に対応するピットのインピーダンスにしてデータバス 114 を介して外郎メモリ 20へそのデータを出力する。

つまり、データ処理ユニット 11からメモリ 20に む込むデータ D が 4 ビットで、 その内容が D ー O 1 1 0 の 場合には、 前述のように 論理ビット ア ドレス値 n ー 1 5 、メモリ 20の 額長 L ー 8 とする と、 j ー 7 なので、 パレルシフタおよび入出カコ ントロールユニット 13によってデータ D は、

D - 1 1 0 Z Z Z Z O のようにローティトシフトおよび変換されて、外部メモリ 20に送られる。ここで、 Z はハイインピーダンス状態を示すものである。

この時、物理アドレス選択データd~は、

-11-

セッサは、内部にバッファメモリ 30を備え、物理アドレス K o , K 1 、 物理アドレス 選択データ d 1 、 および B 込み 例 卸 データ d 2 を 直接 外 か か せ で 5 の 傷 成で ある。この 傷 合に は、 外 部 メ モ リ 20 へ の 出 カ 媛 子 が データ バス 114 、 物 理 アドレス パ る か 間 別 媛 子 が データ バス 114 、 物 理 アドレス ス 115 、 および B 込み 制 卸 信 号 線 116 に 対 応 す る 分 だ け で 済む の で 、 コ スト の 低 滅 を 図 る こと が で きる。

[発明の効果]

したがって、1ビットが2次元上の1点に対応 するビットマップ画像の処理に効果的である。 d 1 - 1 1 1 1 1 1 0 であり、数込み初即データd 2 は、

d2 - 1 1 1 0 0 0 0 1

であるので、メモリ 20には、データ D = 0 1 1 0 の 最初の 1 ピットすなわち 0 が物理アドレス 1 の M S B のピット位置に審込まれ、次の 3 ピットすなわち 1 1 0 が物理アドレス 2 の最初の 3 ピットに審込まれる。

また、書込み/読み出し選択信号wが"偽"の場合には、外部メモリ20よりデータバス 114 を介して L ピットのデータを入力し、そのデータ内容を j 分だけしSBの方向ヘローテイトし、内部バス113 を介してデータ処理ユニット 11へ出力する。

このような構成であれば、データ処理ユニットは1メモリサイクルにおいて、指定したビットアドレス値nに指定した語長mでメモリアクセスすることが可能となるので、ピット単位でのデータ処理を効率よく実行することが可能となる。

第2図はこの発明の第2の実施例に係わるマイクロプロセッサを示すもので、このマイクロプロ

-12-

また、日本語ワードプロセッサのアトリビュート付文字コードのように、システム固有の特殊な語長のデータを処理する協合にも、マイクロプロセッサ固有の歴長にデータを整合させる必要がないため、記憶領域の節約が図れる。

さらに、 高級言語においては、 柔軟なデータアクセスが可能なので、 複雑なデータ形式が容易に 実現できるようになる。

4. 図面の簡単な説明

第 1 図はこの発明の一実施例に係わるマイクロプロセッサを説明するプロック構成図、第 2 図はこの発明の他の実施例に係わるマイクロプロセッサを説明するプロック構成図である。

11… データ処理ユニット、12… メモリ管理ユニット、13… パレルシフタおよび入出力コントロールユニット、20… 外部メモリ、30… パッファメモリ。

出願人代理人 弁理士 鈴江武彦 -14-

. - 13 -

